Программирование на VHDL
Программирование на VHDL - это возможность создания посредством языка VHDL различных цифровыx модулей на ПЛИС от простейшей логики до сложных систем цифровой обработки сигналов.
Счетчики на VHDL
Счетчики на VHDL - один из возможных поисковых запросов. VHDL счетчики присутствуют в любой IDE для ПЛИС в разделе шаблонов. И тем не менее, поскольку все же народ ищет VHDL код счетчиков то вполне можно рассмотреть варианты альтернативные шаблонным. В данном посте попробуем сворганить VHDL делитель, счетчик с запуском и остановом, делитель с бездребезговым переносом.
UART на VHDL
В данном посте представлен UART на VHDL. VHDL код полного UART приемопередатчика реализован на базе VHDL модулей UART передатчика и ресивера, которые скомпонованы в проект UART VHDL на Quartus 9, который протестирован на отладочном модуле Altera DE0 Board от Terasic. Тест заключается в одновременной передаче Modbus запроса и приема последовательного длинного кода с чередующимися данными типа 0xAA, 0x55 и контроль сигналов передатчика на мониторе Rs232, а сигналов приемника на осциллографе.
UART приемник на VHDL
Модуль UART приемника на VHDL записать одной строкой не удастся. Работа UART приемника должна начинаться по приходу импульса "старт", который должен сформировать разрешение на счетчик работающий на частоте бод умноженной на 16 последний разряд которого формирует частоту бод. Дальше все обычно. Частотой бод переключается второй счетчик - счетчик бит. Анализируется состояние входного бита во время каждого последующего после старта состояния счетчика бит. Полученное значение бита записывается в младший разряд буфера результата и сдвигается влево.
UART передатчик на VHDL
Модуль передатчика UART на VHDL можно записать одной строкой. Для передатчика UART на VHDL нужен всего лишь простой сдвиговый регистр, куда по стробу записываются данные и сразу же начинается их сдвиг, например фронтом частоты бод, младшими разрядами вперед. Но для того, чтобы этот процесс был хорошо синхронизирован необходимо к сдвиговому регистру приклеить буфер, лучше двойной. Тоесть сначала данные загружаются в буфер, затем перегружаются в буфер для сдвига таким образом освобождая первый буфер для следующей загрузки.
Синтезатор нескольких частот от одного делителя на VHDL
Метод синтезирования частот на ПЛИС уже описан в одной и статей данного раздела. Это известный метод формирования частоты по Уолшу. В данном посте представлен конкретный проект подобного синтезатора. Простыми словами синтезирование частот по Уолшу состоит в вырывании из основной нужного количества положительных полупериодов в нужных местах для получения необходимой частоты.
Электроника :
- Техника электроника (5)
- Полезная электроника (5)
- Электроника для всех (3)
- Техника для дома (2)
- Cхемотехника ПЛИС (2)
- Пректирование PCAD (3)
Программирование :
- Микроконтроллеры (9)
- ПЛИС VHDL (8)
- C++ Builder (5)
Сайтостроение :
- Сайтостроение HTML (5)
- Сайтостроение PHP (8)
- PHP CMS на файлах
- Web инструменты (5)
- Полезное вебмастеру (9)
- SEO раскрутка сайта (4)
- PHP скрипты (2)
Реклама :
Полезности :
- Шаблоны сайтов (6)
- Книги и учебники (1)
Статьи :
Поиск по сайту :
Реклама :
Облако меток :
Бесплатная подписка :
Статистика по странам :